EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01106456

PUBLICATION DATE

24-04-89

APPLICATION DATE

19-10-87

APPLICATION NUMBER

62263435

APPLICANT: MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR: TAKASE YOSHIHISA;


INT.CL.


H01L 23/50 H01L 23/28


TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE







ABSTRACT :

PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with a stair part having more than one step and performing molding with sealing resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die pad 11, and a pad of the IC chip and the other main surface 14 of an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with sealing resin 18 on the almost level with one main surface 13 by a transfer method so that the electrode terminal and the main surface 13 of the die pad 11 may be exposed. At this time, a stair part 15 provided on a lead frame 20 is also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to an end surface of sealing resin 18 is also of the same projection type so as to have very strong structure against coming-off even to external force.

COPYRIGHT: (C) JPO

19日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

平1-106456

@Int_Cl_4

識別記号

庁内整理番号

④公開 平成1年(1989)4月24日

23/50 H 01 L

G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称 半導体集積回路装置

> 20特 頤 昭62-263435

願 昭62(1987)10月19日 田園

砂発 明 者

黒 \blacksquare 啓

敏男

大阪府門真市大字門真1006番地 松下電器產業株式会社内

砂発 明 ①出 願 人

久 善 松下電器產業株式会社 大阪府門真市大字門真1006番地 松下電器產業株式会社内

大阪府門真市大字門真1006番地

30代 理 弁理士 中尾

者

外1名

1、発明の名称

半導体集賽回路装置

2、特許請求の範囲

複数の電標端子を有するリードフレームの一主 面の面積が、他の主面より狭く、とのリードフレ - 4の断面形状は少なくとも1段以上の段差を持 つ段差部を有するものであり、半導体集積回路は 他の主面にマウントされ、少なくとも電極端子の 一主面を舞出した形で一主面とほぼ平坦に封止樹 脂が成形されている半導体集積回路装置。

3、発明の詳細を説明

産業上の利用分野

本発明は半導体集積回路をバッケージした半導 体集積回路装置に関するものである。

従来の技術

ポータブルな情報ファイルとしてのICカード はカードの一部にメモリ、マイクロブロセッサを 有する半導体集積回路装置を埋込んで、リーダー ライタを介して情報を書き込み、読み出し、消去

する顔原機能を持っているが、こS0規格により カード厚みは最大 0.84ミリとされており、当然 半導体集積回路装置は更に薄くしかも厚み精度が 強く要求される。

当初半導体集積回路装置の基板はガラスエポキ シを基体とする両面基板が主席であったが、ガラ スエポキシ基板ではICカード用半導体集積回路 装置に要求する厚み精度を十分に満足させるもの ではなかった。

そとでガラスエポキシ基板の代りに厚み精度が よく半導体集積回路装置の総厚の厚み精度も向上 させられるリードフレームを基板とするICカー ド用半導体集積回路装置が提案された。このIC カード用半導体集積回路装置の構造を第4図に示 し説明する。

複数本の電極端子1とダイパッド2を有するリ ードフレームBの上記ダイパッド2に ICチップ 3がマウントされ、上記ICチップ3のパッド (図示せず)と上記憶弦選子1がワイヤ4で接続 されており、少なくとも上記電極端子1の一主面 5 を露出した形で、しかも上記一主面 5 とほぼ平 坦に封止樹脂 6 がトランスファ 成形法により成形 された構造となっている。

ところが上記電極弊子1の上記一主面6は外部 に露出し、上記電極端子1の海いない。通常トラ しか上記封止樹脂6を接触していない。通常トラ ンスファ成形法で成形する上記封止樹脂6中には 成形金型との離形性をよくするために、難形列と 成形会型との窓形性をよくするために、難子10 上記封止樹脂6との窓着性は身いものではなが との問題点を解決する方法として、上記封止樹脂 8と接触する他の主面でを粗面化したり、上記録に の一主面6の面積を他の主面での面積より り款くして(エッジにテーベる。

発明が解決しようとする問題点

このような半導体集積回路装置に用いるリードフレーム8の厚味は、半導体集積回路装置に総厚の制限があることからO. 1 5ミリ以下が通常用いられる。ところが針止樹脂6とリードフレーム8

なる。この状態でカード化しカードの携帯中あるいは使用中に何らかの異物が切断面にできたパリ、あるいは電板端子自体にひっかかり電板端子をはがしてしまり可能性がある。このように電極端子がはがれたり、変形するとICカードとしての機能が全く失なわれることになる。

本発明は上記問題点を鑑み、外的な力、熱ひずみ等に対しても電篷端子がはがれて使用不能にならないようなリードフレームの構造を提供するものである。

問題点を解決するための手段

そして上記問題点を解決する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より狭くし断面形状を凸型として一主面と性質平坦に封止樹脂を成形し、リードフレームの端面を所定の距離、厚さで経歴全辺にわたって封止樹脂で覆りよりに構成したものである。

作用

との構成により気極端子のほぼ全辺が針止樹脂 でおおわれていることから、電気端子を剥す外部

の他の主面でとの密着性を強化するために、リー ドフレーム8の断面をテーバ加工し、わずかに針 止樹脂もでリードフレーム8を覆り形としている が、リードフンーム8の厚味がO.16ミリと非常 に薄いため、封止樹脂6でリードフレーム8の端 面を一部覆り形とした場合でもせいぜい厚味分の O.16ミリ程度しか覆りことができず、端面にテ ーパをつけても封止樹脂6に対するリードフレー ム8の密着強度を著るしく向上させることはでき なかった。また前にも述べたが封止樹脂6には難 形削が入っているため、リードフレーム8との密 **着性が悪く、例えば熱衝撃試験を行った時に発生** する熱的ひずみによりリードフレーム8が刺れる 可能性も生じてくる。更にトランスファ成形後り ードフレーム8の補強パーを封止樹脂6の端面に 沿ってほぼ平坦に金型にて切断して個片の半導体 集積回路装置にするわけであるが、補強パーの切 断面は金型で切断する際、わずかをバリが発生す るととと、完全に封止樹脂のの端面と平坦にする ことは不可能で、わずかに切断面が異き出る形と

からの方が加わらず、また熱断線試験器による熱 ひずみに対しても電極端子が剥れることがないた め信頼性の高い半導体集構回路装置を作ることが 可能となる。

灾施例

以下本名明の一実施例について図面を用いなが一 も説明する。第2図a、bは本発明に用いたり、 ドフレームの構造を示す。第2図aは上面面パッタ、 2図bはよー A/をみた断面図である。ダイインりは、 複数本の配框端子12で構成されて2の外が、 にはガイパッド11及び上記電板端子12の外が、 には出する一主面13の面積は他の主面14より がプレーム20の断面は凸型の段差部15のののの がプレーム20の断面は凸型の段差部15のので がプレーム20の断面は凸型の段差部15のので がプレーム20の断面は凸型の段差部15のので がプレーム20の断面は一下フレーム20のの がプレーム20の断面は一下フレーム20のの がプレーム20の断面は一下フレーム20のので がプレーム20のある。上記段差形成が がプレーム20のようすがで が、かは改差が1段のみならずは、が複数で でもかまわない。以上はダイパッド11が複本 の電面端子12の少なくとも1本と接続されて

時間平1-106456(3)

る構造のリードフレームである。このリードフレームである。このリードフレームである。このリードフレス は でストレートにパンチングした後続いて別の 金型を用い同じくプレス機によりリードフレーム 2 O の端面のみをプレスし所定の量だけ段差部16を作った。他の方法としてエッチングによる方法でも同様の段差部15を作ることは可能である。以上の説明はICチップを搭載するダイパッド11を有するリードフレーム2 O であるが、ダイパッド11の無い電極端子12のみのリードフレームでもかまわない。

以上述べた段付きリードフレーム20を用いた 半導体集積回路装置の製造プロセスを第3図a~ cに示す。これは第2図の A - A'の断面を表わす ものである。ダイパッド11の他の主面14に ICチップ16をマウントし、上記ICチップ16 のパッド(図示せず)と上記電を端子12の他の 主面14をワイヤ17で接続し(第3図a)、 託 いてトランスファ成形法にて上記電極端子12、 及びダイパッド11の一主面13を舞出させるご

のではなく、ペンプを利用したフリップチップボンディング方式でもかまわない。また同時にリードフレーム20の他の主面側をエッチング、サンドプラストメッキ法等で相面化処理が確とされていても良い。更にダイベッド11が無くICチップ16が電極端子12にかかるようなリードフレーム20を用いる場合はICチップ16をマウントするダイボンド樹脂は絶縁性であることはいうまでもない。

発明の効果

本発明の半導体集積回路装置はリードフレーム 装板の端面に1段以上の改差部を設け、設差部を 値う形で封止関指にて成形しているため、外的な 力にも電極端子は剥れにくく、熱衝撃試験等の熱 ひずみに対しても、電極端子ははがれないことか ち、信頼性の高いものを得ることが可能となる。

4、図面の簡単な説明

第1図は本発明の半導体集積回路装置の一実施 例における電極端子部の拡大斜視図、第2図4. 5は本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ平坦に封止樹脂18 で成形する(第3回b)。この時リードフレーム 20に設けられた段差部15も上記封止樹脂18 で攫われる形となる。更に金型を用いて上記封止 樹脂18の端面に沿って補強パー19を切断して 個片の半導体集積回路装置とする(第3図c)。 以上のべた半導体集積回路装置の電極端子部の拡 大図を第1図に示す。この第1図によれば電極端 子12の一主面と封止樹脂18はほぼ平坦に成形 されており、封止樹脂18に埋砂した電極端子12 の一部は、露出している一生面より広がっている 構造となっている。とのことは、電極端子12の 端面に形成されている段差部15を完全に封止樹 脂18が覆っているととになり、封止樹脂18の 端面に舞出している補強パー19も同様の凸型で あることから外的な力に対しても非常に剥れに強 い解造となっている。

以上述べてきた収縮例の中でIOチップ16の パッドと価値端子12の接続にワイヤ11を用いているが、ワイヤーポンディング法に設定するも

上面図と断面図、第3回 a ~ c は不発射の半導体 集號回路模盤の製造フローを示す断面図、第4図 は従来のリードフレームを用いた半導体集積回路 要離の構造を示す断面図である。

1 2 ·····・電復端子、1 3 ·····一主面、1 4 ····· 他の主面、1 5 ·····・ 設差部、1 6 ······ I C チップ、 1 7 ······ ワイヤ、1 8 ····・封上樹脂、1 9 ·····・補 強パー、2 0 ·····リードフレーム。

代理人の氏名 弁理士 中 昆 敏 男 ほか1名

